ຫຼອບລອກເຟດ PLL

ໃນລະບົບອິເລັກໂຕຣນິກສະໄໝໃໝ່ ການຄວບຄຸມຄວາມຖີ່ ແລະ ສັນຍານເວລາໃຫ້ສະເຖີນແມ່ນມີຜົນໂດຍກົງຕໍ່ປະສິດທິພາບຂອງບອດ, ອຸປະກອນສື່ສານ, ລະບົບຝັງຕົວ ແລະ ວົງຈອນຄວາມໄວສູງ. ຫຼອບລອກເຟດ PLL ຈຶ່ງເປັນອົງປະກອບສຳຄັນໃນການສ້າງ, ປັບ, ທົບຄວາມຖີ່ ແລະ ຮັກສາຈັງຫວະຂອງສັນຍານໂມງໃຫ້ກົງກັນກັບລະບົບ.

ສຳລັບວຽກອອກແບບ B2B, ການເລືອກ PLL ບໍ່ໄດ້ມອງພຽງແຕ່ຄວາມຖີ່ອອກເທົ່ານັ້ນ ແຕ່ຍັງລວມໄປເຖິງຊະນິດອິນພຸດ/ອາວທ໌ພຸດ, ຈຳນວນຊ່ອງສັນຍານ, ຊ່ວງແຮງດັນ, ການຄວບຄຸມ jitter ແລະ ຄວາມເໝາະສົມຕໍ່ການນຳໄປໃຊ້ຈິງ. ໜ້າຫມວດນີ້ຈຶ່ງຖືກຈັດໄວ້ເພື່ອຊ່ວຍໃຫ້ຄົ້ນຫາຊິບ PLL ແລະ ອຸປະກອນກ່ຽວຂ້ອງໄດ້ງ່າຍຂຶ້ນຕາມຄວາມຕ້ອງການຂອງໂຄງການ.

ອຸປະກອນວົງຈອນຄວບຄຸມສັນຍານໂມງ ແລະ PLL ສຳລັບລະບົບອິເລັກໂຕຣນິກ

ບົດບາດຂອງ PLL ໃນລະບົບສັນຍານໂມງ

PLL ຫຼື Phase-Locked Loop ເປັນວົງຈອນທີ່ໃຊ້ຫຼັກການປຽບທຽບເຟດລະຫວ່າງສັນຍານອ້າງອີງ ແລະ ສັນຍານທີ່ຖືກສ້າງຂຶ້ນ ເພື່ອປັບໃຫ້ຄວາມຖີ່ ຫຼື ເຟດເຂົ້າກັນ. ມັນຖືກນຳໃຊ້ຢ່າງກວ້າງໃນ clock generation, frequency synthesis, clock recovery ແລະ ການກະຈາຍສັນຍານໂມງໃນບອດທີ່ມີຫຼາຍຊຸດວົງຈອນ.

ໃນການໃຊ້ງານຈິງ PLL ຊ່ວຍໃຫ້ລະບົບສາມາດຍົກ ຫຼື ຫຼຸດຄວາມຖີ່ຈາກ reference ໄດ້ຕາມຕ້ອງການ, ກະຈາຍສັນຍານໄປຫາຫຼາຍ output ແລະ ຊ່ວຍຫຼຸດຜົນກະທົບຈາກຄວາມສັ່ນໄຫວຂອງ clock. ສຳລັບວົງຈອນຄວາມໄວສູງ ຫຼື ງານສື່ສານ, ປັດໃຈນີ້ມັກກຳນົດທັງຄວາມນ່າເຊື່ອຖື ແລະ signal integrity.

ການນຳໃຊ້ທີ່ພົບໄດ້ບ່ອຍ

ຊິບ PLL ມັກຖືກໃຊ້ໃນອຸປະກອນເຄືອຂ່າຍ, ລະບົບ telecom, ອຸປະກອນວັດແທກ, ອຸປະກອນຄວບຄຸມອຸດສາຫະກຳ, embedded computing ແລະ ບອດປະມວນຜົນທີ່ຕ້ອງການ clock ຫຼາຍຊ່ອງ. ເມື່ອລະບົບມີ processor, FPGA, ADC/DAC ຫຼື interface ຄວາມໄວສູງຢູ່ຮ່ວມກັນ, ການຄຸ້ມຄອງຈັງຫວະໃຫ້ຖືກຕ້ອງແມ່ນສຳຄັນຫຼາຍ.

ໃນບາງໂຄງການ ຜູ້ອອກແບບອາດຈະຕ້ອງການອຸປະກອນທີ່ຊ່ວຍລົດ jitter ເພື່ອຮັກສາຄຸນນະພາບສັນຍານ, ຫຼື ເລືອກວົງຈອນທີ່ໂປຣແກຣມຄວາມຖີ່ໄດ້ເພື່ອປັບແຕ່ງຕາມສະຖາປັດຕະຍະກຳຂອງບອດ. ຖ້າທ່ານກຳລັງຄົ້ນຫາອົງປະກອບກຸ່ມໃກ້ຄຽງ ສາມາດເບິ່ງເພີ່ມໃນ ເຄື່ອງກວດຈຸດເຟດ / ຕັ້ງຄ່າດ້ານເຟດ ເພື່ອເຂົ້າໃຈພາບລວມຂອງວົງຈອນກ່ຽວກັບເຟດຫຼາຍຂຶ້ນ.